Multiplexor Selector de Datos Dual 4 a 1 Línea SN74LS153N DIP-16 TTL 74LS153

¿Qué es?

El SN74LS153N es un circuito integrado combinacional de alta velocidad de la familia TTL Low-power Schottky que contiene dos multiplexores / selectores de datos independientes de 4 entradas a 1 salida en un solo encapsulado. Ambos bloques comparten las 2 líneas de selección de dirección binaria (S0 y S1), pero cada uno cuenta con sus 4 entradas de datos exclusivas, su salida independiente y su propia entrada de estroboscópico o habilitación (/STROBE o /G) activa en nivel bajo.

Especificaciones técnicas:

• Modelo / Referencia: SN74LS153N (74LS153)

• Familia lógica: TTL LS (Low-power Schottky)

• Función lógica: Doble multiplexor / selector de datos de 4 a 1 línea

• Cantidad de secciones: 2 canales multiplexores de 4 a 1 independientes

• Entradas de selección de dirección: 2 líneas comunes (S0 y S1)

• Entradas de habilitación: 1 entrada /G (/1G y /2G) independiente por sección, activa en nivel bajo

• Salidas lógicas: 2 salidas directas independientes (1Y y 2Y)

• Encapsulado: DIP-16 plástico (Through-Hole para protoboard / PCB)

• Voltaje de alimentación (VCC): 4.75 V a 5.25 V DC (nominal: 5.0 V)

• Pines de alimentación estándar: Pin 16 (VCC) y Pin 8 (GND)

• Voltaje de entrada nivel alto (VIH): Mínimo 2.0 V

• Voltaje de entrada nivel bajo (VIL): Máximo 0.8 V

• Voltaje de salida nivel alto (VOH): Mínimo 2.7 V (típico 3.4 V)

• Voltaje de salida nivel bajo (VOL): Máximo 0.5 V (típico 0.35 V)

• Corriente de salida a nivel bajo (IOL): 8 mA

• Tiempo de retardo de propagación típico: 10 a 15 ns

• Rango de temperatura de operación: 0°C a +70°C

¿Para qué sirve?

• Enrutamiento simultáneo de buses de datos de 2 bits (conmutación estéreo o dual de canales).

• Implementación directa de tablas de verdad y funciones lógicas combinacionales de 3 variables booleanas sin usar compuertas AND/OR/NOT adicionales.

• Conversión de datos en paralelo a formato serie de 4 bits.

• Selección de fuentes de señal y conmutación digital de entradas analógicas/digitales conmutadas.

• Prácticas académicas de electrónica digital, diseño combinacional y lógica con multiplexores.

¿Qué problema te soluciona?

• Dos multiplexores en el mismo encapsulado: Permite procesar dos líneas binarias a la vez (por ejemplo, conmutar entre dos buses de 2 bits con 4 fuentes distintas) ahorrando espacio físico en el circuito impreso.

• Generador universal de lógica combinacional: Cada sección de 4 a 1 puede resolver una función lógica completa conectando dos variables a las líneas de dirección (S0 y S1) y asignando niveles fijos o la tercera variable a las entradas de datos.

• Control independiente por sección: Al disponer de líneas /G separadas (/1G y /2G), se puede apagar una mitad del circuito mientras la otra sigue transmitiendo sin interferencias.

• Prototipado rápido: Su encapsulado clásico Through-Hole DIP-16 se monta de manera firme y directa en protoboards y zócalos de prueba.

Preguntas frecuentes:

❓ ¿Cuáles son los pines de alimentación VCC y GND del 74LS153?

Utiliza la distribución estándar de 16 pines: Pin 16 = VCC (+5 V) y Pin 8 = GND (Tierra / 0 V).

❓ ¿Cómo funcionan las líneas de habilitación (/1G y /2G)?

Ambas son activas en nivel bajo (0 V):

• Para que una sección funcione, su pin correspondiente /G debe conectarse a GND (0 V).

• Si el pin /G se conecta a +5 V (nivel alto), esa sección se desactiva y su salida Y pasa obligatoriamente a nivel bajo (0 V), sin importar qué señales haya en las entradas de datos o de selección.

❓ ¿Cómo selecciona el chip cuál entrada transferir a la salida?

Depende de la combinación binaria en las dos entradas de selección comunes: S1 (Pin 2 / bit mayor) y S0 (Pin 14 / bit menor):

• S1 S0 = 0 0: Se selecciona la entrada I0 (Pin 6 para sección 1, Pin 10 para sección 2).

• S1 S0 = 0 1: Se selecciona la entrada I1 (Pin 5 para sección 1, Pin 11 para sección 2).

• S1 S0 = 1 0: Se selecciona la entrada I2 (Pin 4 para sección 1, Pin 12 para sección 2).

• S1 S0 = 1 1: Se selecciona la entrada I3 (Pin 3 para sección 1, Pin 13 para sección 2).

  (El valor lógico del canal seleccionado aparecerá reflejado en la salida 1Y o 2Y respectiva).

❓ ¿Se pueden unir las dos secciones para crear un multiplexor de 8 a 1?

Sí. Conectando las entradas de dirección S0 y S1 a las dos líneas menores de una dirección de 3 bits, y usando la tercera línea para habilitar alternadamente una sección u otra (enviándola directa a /1G y mediante un inversor NOT a /2G), y uniendo ambas salidas (1Y y 2Y) mediante una compuerta OR, obtienes un multiplexor completo de 8 a 1.

❓ ¿Cuál es la distribución completa de pines (pinout) del 74LS153?

• Pin 1: Habilitación sección 1 (/1G activa en bajo)

• Pin 2: Entrada de selección de dirección B (S1 / MSB común)

• Pin 3: Entrada de dato 1C3 (sección 1)

• Pin 4: Entrada de dato 1C2 (sección 1)

• Pin 5: Entrada de dato 1C1 (sección 1)

• Pin 6: Entrada de dato 1C0 (sección 1)

• Pin 7: Salida de datos 1Y (sección 1)

• Pin 8: GND (Tierra)

• Pin 9: Salida de datos 2Y (sección 2)

• Pin 10: Entrada de dato 2C0 (sección 2)

• Pin 11: Entrada de dato 2C1 (sección 2)

• Pin 12: Entrada de dato 2C2 (sección 2)

• Pin 13: Entrada de dato 2C3 (sección 2)

• Pin 14: Entrada de selección de dirección A (S0 / LSB común)

• Pin 15: Habilitación sección 2 (/2G activa en bajo)

• Pin 16: VCC (+5 V)