Compuerta Lógica Doble OR 4 Entradas CD4072BE DIP-14 CMOS CD4072

¿Qué es?

El CD4072BE es un circuito integrado combinacional monolítico de tecnología CMOS (Serie 4000B) que contiene dos compuertas lógicas OR independientes de 4 entradas cada una en encapsulado DIP-14. En cada compuerta, la salida pasa a nivel alto (1 lógico) si cualquiera de sus cuatro entradas (o varias de ellas) se encuentra en nivel alto; la salida solo conmuta a nivel bajo (0 lógico) cuando las cuatro entradas están simultáneamente en nivel bajo. Al pertenecer a la serie CMOS con salidas amortiguadas (buffered - serie B), proporciona transiciones de salida simétricas y una elevada ganancia lógica, operando en un amplio rango de alimentación de 3 V a 18 V DC con consumo estático prácticamente nulo y excelente inmunidad al ruido eléctrico.

Especificaciones técnicas:

• Fabricante: Texas Instruments

• Modelo / Referencia: CD4072BE (CD4072 / CD4072B / HCF4072 / HEF4072)

• Tecnología / Familia lógica: CMOS Serie 4000B (salidas simétricas amortiguadas)

• Función lógica: Doble compuerta OR de 4 entradas (Dual 4-Input OR Gate)

• Cantidad de compuertas: 2 compuertas independientes

• Encapsulado: DIP-14 plástico (Through-Hole para protoboard / PCB)

• Rango de voltaje de alimentación (VDD): 3.0 V a 18 V DC (recomendado: 5 V, 10 V o 15 V)

• Voltaje máximo absoluto de alimentación: -0.5 V a +20 V DC

• Pines de alimentación estándar: Pin 14 (VDD / Positivo) y Pin 7 (VSS / Tierra / GND)

• Consumo de corriente en reposo: Típicamente inferior a 1 µA (ultrabajo consumo)

• Inmunidad al ruido: Típicamente el 45% de VDD

• Corriente de salida (IOH / IOL): Típica de ±1 mA a 5 V (hasta ±4 mA a 15 V)

• Tiempo de retardo de propagación: Típico 60 ns a VDD = 10 V (120 ns a VDD = 5 V)

• Rango de temperatura de operación: -55°C a +125°C

¿Para qué sirve?

• Sistemas de alarma y supervisión donde la activación de cualquiera de cuatro sensores independientes (puertas, ventanas, temperatura, presión) deba disparar una misma señal de alerta común.

• Decodificación de direcciones y selección de periféricos en buses digitales discretos.

• Concentración de múltiples señales de disparo (triggers) hacia una sola etapa de interrupción o relé.

• Circuitos de interbloqueo y paradas de seguridad con múltiples condiciones de parada.

• Prácticas y laboratorios de sistemas digitales sobre simplificación de funciones booleanas y lógica combinacional multinivel.

¿Qué problema te soluciona?

• Ahorro de compuertas y cableado: En lugar de encadenar tres compuertas OR de 2 entradas (como requeriría un 74LS32 o CD4071) para procesar cuatro señales, el CD4072 resuelve la función completa en una sola compuerta interna, reduciendo el retardo y el desorden de puentes en placa.

• Funciona directo con baterías de 9V y 12V: No depende de una fuente rígida de 5.0 V, pudiendo conectarse directamente a fuentes vehiculares de 12 V o módulos portátiles con baterías de 9 V sin componentes reguladores adicionales.

• Consumo estático prácticamente nulo: Al ser CMOS, consume corriente insignificante mientras supervisa entradas pasivas, ideal para sistemas de alerta alimentados permanentemente por batería.

• Alta tolerancia a interferencias: Su amplio margen de inmunidad frente al ruido evita falsos disparos provocados por transitorios o campos inductivos cercanos.

• Inserción cómoda: Su formato Through-Hole DIP-14 encaja con firmeza en protoboards, zócalos o placas PCB universales.

Preguntas frecuentes:

❓ ¿Cuáles son los pines de alimentación VDD y VSS del CD4072?

Sigue la disposición estándar de 14 pines:

• Pin 14 = VDD (Alimentación positiva: +3 V a +18 V DC).

• Pin 7 = VSS (Tierra / Masa común / 0 V).

❓ ¿Cuál es la tabla de verdad de cada compuerta de 4 entradas?

Para una compuerta con entradas A, B, C, D y salida Y:

• A = 0, B = 0, C = 0, D = 0: Salida Y = 0 (Nivel bajo / 0 V)

• Cualquier otra combinación (al menos una entrada en 1): Salida Y = 1 (Nivel alto / VDD)

❓ ¿Qué se debe hacer si solo necesito 2 o 3 entradas en lugar de 4?

En una compuerta OR, el elemento neutro es el cero lógico:

• Las entradas que no utilices deben conectarse directamente a VSS (GND / 0 V).

• De esta forma, las entradas restantes funcionarán como una compuerta OR de 2 o 3 entradas normal.

  ⚠️ Nunca las dejes flotando al aire ni las conectes a VDD (si conectas una a VDD, la salida se quedará siempre en 1).

❓ ¿Qué se debe hacer si no utilizo la segunda compuerta del integrado?

⚠️ En circuitos integrados CMOS, ninguna entrada debe quedar flotando:

• Conecta las 4 entradas de la compuerta no utilizada (Pines 9, 10, 11 y 12) a VSS (GND).

• Deja la patilla de salida correspondiente (Pin 13) sin conectar.

❓ ¿Existe un equivalente directo en la familia clásica TTL 74LS?

No existe una compuerta dual OR de 4 entradas en la serie estándar 74LS (en TTL existen compuertas como el 74LS20/74LS21 que son NAND/AND, pero no OR de 4 entradas en DIP-14 común). Esto convierte al CD4072 en un integrado sumamente práctico y exclusivo en su categoría para prototipado rápido.

❓ ¿Cuál es la distribución completa de pines (pinout) del CD4072?

• Pin 1: Salida Y (Compuerta 1)

• Pin 2: Entrada A (Compuerta 1)

• Pin 3: Entrada B (Compuerta 1)

• Pin 4: Entrada C (Compuerta 1)

• Pin 5: Entrada D (Compuerta 1)

• Pin 6: NC (Sin conexión interna)

• Pin 7: VSS (Tierra / GND / 0 V)

• Pin 8: NC (Sin conexión interna)

• Pin 9: Entrada A (Compuerta 2)

• Pin 10: Entrada B (Compuerta 2)

• Pin 11: Entrada C (Compuerta 2)

• Pin 12: Entrada D (Compuerta 2)

• Pin 13: Salida Y (Compuerta 2)

• Pin 14: VDD (Alimentación positiva +3 V a +18 V)