{"product_id":"compuerta-logica-sn74ls32n-cuadruple-or-de-2-entradas-dip-14-ttl","title":"Compuerta Lógica SN74LS32N Cuádruple OR de 2 Entradas DIP-14 TTL 74LS32","description":"\u003cp data-path-to-node=\"6\"\u003e\u003cb data-path-to-node=\"6\" data-index-in-node=\"0\"\u003e¿Qué es?\u003c\/b\u003e\u003c\/p\u003e\n\u003cp data-path-to-node=\"7\"\u003eEl SN74LS32N es un circuito integrado digital de la familia TTL Low-power Schottky que integra cuatro compuertas lógicas independientes de tipo OR (O lógica), cada una con dos entradas y una salida. Realiza la función de suma lógica booleana (\u003cspan class=\"math-inline\" data-math=\"Y = A + B\" data-index-in-node=\"264\"\u003eY = A + B\u003c\/span\u003e), entregando un nivel alto a la salida si al menos una de sus entradas se encuentra activa. Es uno de los integrados fundamentales e indispensables para laboratorios de electrónica digital, diseño de lógica combinacional y control de eventos alternativos.\u003c\/p\u003e\n\u003cp data-path-to-node=\"8\"\u003e\u003cb data-path-to-node=\"8\" data-index-in-node=\"0\"\u003eEspecificaciones técnicas:\u003c\/b\u003e\u003c\/p\u003e\n\u003cul data-path-to-node=\"9\"\u003e\n\u003cli\u003e\n\u003cp data-path-to-node=\"9,0,0\"\u003e\u003cb data-path-to-node=\"9,0,0\" data-index-in-node=\"0\"\u003eFabricante:\u003c\/b\u003e Texas Instruments\u003c\/p\u003e\n\u003c\/li\u003e\n\u003cli\u003e\n\u003cp data-path-to-node=\"9,1,0\"\u003e\u003cb data-path-to-node=\"9,1,0\" data-index-in-node=\"0\"\u003eModelo \/ Referencia:\u003c\/b\u003e SN74LS32N (74LS32)\u003c\/p\u003e\n\u003c\/li\u003e\n\u003cli\u003e\n\u003cp data-path-to-node=\"9,2,0\"\u003e\u003cb data-path-to-node=\"9,2,0\" data-index-in-node=\"0\"\u003eFamilia lógica:\u003c\/b\u003e TTL LS (Low-power Schottky)\u003c\/p\u003e\n\u003c\/li\u003e\n\u003cli\u003e\n\u003cp data-path-to-node=\"9,3,0\"\u003e\u003cb data-path-to-node=\"9,3,0\" data-index-in-node=\"0\"\u003eFunción lógica:\u003c\/b\u003e Cuádruple compuerta OR de 2 entradas (\u003cspan class=\"math-inline\" data-math=\"Y = A + B\" data-index-in-node=\"54\"\u003eY = A + B\u003c\/span\u003e)\u003c\/p\u003e\n\u003c\/li\u003e\n\u003cli\u003e\n\u003cp data-path-to-node=\"9,4,0\"\u003e\u003cb data-path-to-node=\"9,4,0\" data-index-in-node=\"0\"\u003eEncapsulado:\u003c\/b\u003e DIP-14 plástico (Through-Hole para protoboard \/ PCB)\u003c\/p\u003e\n\u003c\/li\u003e\n\u003cli\u003e\n\u003cp data-path-to-node=\"9,5,0\"\u003e\u003cb data-path-to-node=\"9,5,0\" data-index-in-node=\"0\"\u003eVoltaje de alimentación (\u003cspan class=\"math-inline\" data-math=\"V_{CC}\" data-index-in-node=\"25\"\u003eVCC\u003c\/span\u003e):\u003c\/b\u003e 4.75 V a 5.25 V DC (nominal: 5.0 V)\u003c\/p\u003e\n\u003c\/li\u003e\n\u003cli\u003e\n\u003cp data-path-to-node=\"9,6,0\"\u003e\u003cb data-path-to-node=\"9,6,0\" data-index-in-node=\"0\"\u003ePines de alimentación:\u003c\/b\u003e Pin 14 (\u003cspan class=\"math-inline\" data-math=\"V_{CC}\" data-index-in-node=\"31\"\u003eVCC\u003c\/span\u003e) y Pin 7 (GND)\u003c\/p\u003e\n\u003c\/li\u003e\n\u003cli\u003e\n\u003cp data-path-to-node=\"9,7,0\"\u003e\u003cb data-path-to-node=\"9,7,0\" data-index-in-node=\"0\"\u003eVoltaje de entrada nivel alto (\u003cspan class=\"math-inline\" data-math=\"V_{IH}\" data-index-in-node=\"31\"\u003eVIH\u003c\/span\u003e):\u003c\/b\u003e Mínimo 2.0 V\u003c\/p\u003e\n\u003c\/li\u003e\n\u003cli\u003e\n\u003cp data-path-to-node=\"9,8,0\"\u003e\u003cb data-path-to-node=\"9,8,0\" data-index-in-node=\"0\"\u003eVoltaje de entrada nivel bajo (\u003cspan class=\"math-inline\" data-math=\"V_{IL}\" data-index-in-node=\"31\"\u003eVIL\u003c\/span\u003e):\u003c\/b\u003e Máximo 0.8 V\u003c\/p\u003e\n\u003c\/li\u003e\n\u003cli\u003e\n\u003cp data-path-to-node=\"9,9,0\"\u003e\u003cb data-path-to-node=\"9,9,0\" data-index-in-node=\"0\"\u003eVoltaje de salida nivel alto (\u003cspan class=\"math-inline\" data-math=\"V_{OH}\" data-index-in-node=\"30\"\u003eVOH\u003c\/span\u003e):\u003c\/b\u003e Mínimo 2.7 V (típico 3.4 V)\u003c\/p\u003e\n\u003c\/li\u003e\n\u003cli\u003e\n\u003cp data-path-to-node=\"9,10,0\"\u003e\u003cb data-path-to-node=\"9,10,0\" data-index-in-node=\"0\"\u003eVoltaje de salida nivel bajo (\u003cspan class=\"math-inline\" data-math=\"V_{OL}\" data-index-in-node=\"30\"\u003eVOL\u003c\/span\u003e):\u003c\/b\u003e Máximo 0.5 V (típico 0.35 V)\u003c\/p\u003e\n\u003c\/li\u003e\n\u003cli\u003e\n\u003cp data-path-to-node=\"9,11,0\"\u003e\u003cb data-path-to-node=\"9,11,0\" data-index-in-node=\"0\"\u003eCorriente de salida nivel bajo (\u003cspan class=\"math-inline\" data-math=\"I_{OL}\" data-index-in-node=\"32\"\u003eIOL\u003c\/span\u003e):\u003c\/b\u003e 8 mA\u003c\/p\u003e\n\u003c\/li\u003e\n\u003cli\u003e\n\u003cp data-path-to-node=\"9,12,0\"\u003e\u003cb data-path-to-node=\"9,12,0\" data-index-in-node=\"0\"\u003eTiempo de retardo de propagación típico:\u003c\/b\u003e 10 a 14 ns\u003c\/p\u003e\n\u003c\/li\u003e\n\u003cli\u003e\n\u003cp data-path-to-node=\"9,13,0\"\u003e\u003cb data-path-to-node=\"9,13,0\" data-index-in-node=\"0\"\u003eRango de temperatura de operación:\u003c\/b\u003e 0°C a +70°C\u003c\/p\u003e\n\u003c\/li\u003e\n\u003c\/ul\u003e\n\u003cp data-path-to-node=\"10\"\u003e\u003cb data-path-to-node=\"10\" data-index-in-node=\"0\"\u003e¿Para qué sirve?\u003c\/b\u003e\u003c\/p\u003e\n\u003cul data-path-to-node=\"11\"\u003e\n\u003cli\u003e\n\u003cp data-path-to-node=\"11,0,0\"\u003eValidación de condiciones alternativas (la salida se activa si se acciona el sensor A \u003cb data-path-to-node=\"11,0,0\" data-index-in-node=\"86\"\u003eO\u003c\/b\u003e el sensor B).\u003c\/p\u003e\n\u003c\/li\u003e\n\u003cli\u003e\n\u003cp data-path-to-node=\"11,1,0\"\u003ePrácticas y laboratorios académicos de electrónica digital, circuitos combinacionales y álgebra booleana.\u003c\/p\u003e\n\u003c\/li\u003e\n\u003cli\u003e\n\u003cp data-path-to-node=\"11,2,0\"\u003eImplementación de la etapa de suma en expresiones booleanas de Suma de Productos (SOP).\u003c\/p\u003e\n\u003c\/li\u003e\n\u003cli\u003e\n\u003cp data-path-to-node=\"11,3,0\"\u003eAgrupación de señales de interrupción o alarmas hacia una única línea de control.\u003c\/p\u003e\n\u003c\/li\u003e\n\u003cli\u003e\n\u003cp data-path-to-node=\"11,4,0\"\u003eCircuitos de conmutación y habilitación de caminos de señal.\u003c\/p\u003e\n\u003c\/li\u003e\n\u003c\/ul\u003e\n\u003cp data-path-to-node=\"12\"\u003e\u003cb data-path-to-node=\"12\" data-index-in-node=\"0\"\u003e¿Qué problema te soluciona?\u003c\/b\u003e\u003c\/p\u003e\n\u003cul data-path-to-node=\"13\"\u003e\n\u003cli\u003e\n\u003cp data-path-to-node=\"13,0,0\"\u003e\u003cb data-path-to-node=\"13,0,0\" data-index-in-node=\"0\"\u003eOperación OR nativa:\u003c\/b\u003e Permite implementar la suma booleana de forma directa sin requerir la combinación de compuertas universales (NAND\/NOR) ni etapas inversoras adicionales.\u003c\/p\u003e\n\u003c\/li\u003e\n\u003cli\u003e\n\u003cp data-path-to-node=\"13,1,0\"\u003e\u003cb data-path-to-node=\"13,1,0\" data-index-in-node=\"0\"\u003eInserción limpia en protoboard:\u003c\/b\u003e Su encapsulado DIP-14 se inserta de forma firme y directa en placas de pruebas estándar sin adaptadores SMD.\u003c\/p\u003e\n\u003c\/li\u003e\n\u003cli\u003e\n\u003cp data-path-to-node=\"13,2,0\"\u003e\u003cb data-path-to-node=\"13,2,0\" data-index-in-node=\"0\"\u003eBaja disipación y alta velocidad:\u003c\/b\u003e La serie Low-power Schottky entrega tiempos de conmutación veloces (~10 ns) manteniendo una demanda mínima de energía.\u003c\/p\u003e\n\u003c\/li\u003e\n\u003c\/ul\u003e\n\u003ch3 data-path-to-node=\"15\"\u003ePreguntas frecuentes:\u003c\/h3\u003e\n\u003cp data-path-to-node=\"16\"\u003e\u003cb data-path-to-node=\"16\" data-index-in-node=\"0\"\u003e❓ ¿Cuál es la tabla de verdad de la compuerta OR?\u003c\/b\u003e\u003c\/p\u003e\n\u003cp data-path-to-node=\"17\"\u003eLa salida se mantendrá en nivel alto (1 lógico \/ 5 V) siempre que \u003cb data-path-to-node=\"17\" data-index-in-node=\"66\"\u003eal menos una\u003c\/b\u003e de las entradas esté en nivel alto (1 lógico \/ 5 V). La salida únicamente pasa a nivel bajo (0 lógico \/ 0 V) cuando \u003cb data-path-to-node=\"17\" data-index-in-node=\"195\"\u003eambas\u003c\/b\u003e entradas están simultáneamente en nivel bajo (0 V).\u003c\/p\u003e\n\u003cp data-path-to-node=\"18\"\u003e\u003cb data-path-to-node=\"18\" data-index-in-node=\"0\"\u003e❓ ¿Cuál es la distribución de pines (\u003ci data-path-to-node=\"18\" data-index-in-node=\"37\"\u003epinout\u003c\/i\u003e) del 74LS32?\u003c\/b\u003e\u003c\/p\u003e\n\u003cp data-path-to-node=\"19\"\u003eSigue la distribución clásica estándar consecutiva:\u003c\/p\u003e\n\u003cul data-path-to-node=\"20\"\u003e\n\u003cli\u003e\n\u003cp data-path-to-node=\"20,0,0\"\u003eCompuerta 1: Entradas 1A (Pin 1), 1B (Pin 2) -\u0026gt; Salida 1Y (Pin 3)\u003c\/p\u003e\n\u003c\/li\u003e\n\u003cli\u003e\n\u003cp data-path-to-node=\"20,1,0\"\u003eCompuerta 2: Entradas 2A (Pin 4), 2B (Pin 5) -\u0026gt; Salida 2Y (Pin 6)\u003c\/p\u003e\n\u003c\/li\u003e\n\u003cli\u003e\n\u003cp data-path-to-node=\"20,2,0\"\u003ePin 7: GND (Tierra)\u003c\/p\u003e\n\u003c\/li\u003e\n\u003cli\u003e\n\u003cp data-path-to-node=\"20,3,0\"\u003eCompuerta 3: Salida 3Y (Pin 8) \u0026lt;- Entradas 3A (Pin 9), 3B (Pin 10)\u003c\/p\u003e\n\u003c\/li\u003e\n\u003cli\u003e\n\u003cp data-path-to-node=\"20,4,0\"\u003eCompuerta 4: Salida 4Y (Pin 11) \u0026lt;- Entradas 4A (Pin 12), 4B (Pin 13)\u003c\/p\u003e\n\u003c\/li\u003e\n\u003cli\u003e\n\u003cp data-path-to-node=\"20,5,0\"\u003ePin 14: \u003cspan class=\"math-inline\" data-math=\"V_{CC}\" data-index-in-node=\"8\"\u003eVCC\u003c\/span\u003e (+5 V)\u003c\/p\u003e\n\u003c\/li\u003e\n\u003c\/ul\u003e\n\u003cp data-path-to-node=\"21\"\u003e\u003cb data-path-to-node=\"21\" data-index-in-node=\"0\"\u003e❓ ¿En qué se diferencia el 74LS32 del 74LS02?\u003c\/b\u003e\u003c\/p\u003e\n\u003cp data-path-to-node=\"22\"\u003eEl 74LS32 es una compuerta \u003cb data-path-to-node=\"22\" data-index-in-node=\"27\"\u003eOR\u003c\/b\u003e directa (salida en alto si hay al menos un 1). El 74LS02 es una compuerta \u003cb data-path-to-node=\"22\" data-index-in-node=\"104\"\u003eNOR\u003c\/b\u003e (OR negada, salida en bajo si hay al menos un 1), y además el 74LS02 tiene un diagrama de pines invertido.\u003c\/p\u003e\n\u003cp data-path-to-node=\"23\"\u003e\u003cb data-path-to-node=\"23\" data-index-in-node=\"0\"\u003e❓ ¿Qué hacer con las compuertas que no se utilicen en el circuito?\u003c\/b\u003e\u003c\/p\u003e\n\u003cp data-path-to-node=\"24\"\u003eEn compuertas OR, se recomienda conectar las entradas no utilizadas directamente a tierra (GND \/ 0 V) para fijar las salidas en nivel bajo y evitar ruidos parásitos o consumos erráticos.\u003c\/p\u003e","brand":"Mega Electrónica Uno","offers":[{"title":"Default Title","offer_id":67585076035639,"sku":null,"price":0.6,"currency_code":"USD","in_stock":true}],"url":"https:\/\/megaelectronicauno.com\/products\/compuerta-logica-sn74ls32n-cuadruple-or-de-2-entradas-dip-14-ttl","provider":"Mega Electrónica Uno","version":"1.0","type":"link"}